Vous êtes ici : Accueil > Le laboratoire > Conception et validation d’une « puce patch-clamp » en silicium pour paralléliser et automatiser les mesures électriques sur cellules individualisées

Thomas Sordel

Conception et validation d’une « puce patch-clamp » en silicium pour paralléliser et automatiser les mesures électriques sur cellules individualisées

Publié le 22 novembre 2006
Thèse soutenue le 22 novembre 2006 pour obtenir le grade de Docteur de l'Université Joseph Fourier de Grenoble I - Spécialité : Physique pour les Sciences du Vivant​

Résumé :
Le patch-clamp planaire, technique utilisant des microtrous structurés sur un substrat plan, permet d’envisager la parallélisation des mesures de courants ioniques sur cellules individualisées, répondant ainsi à une demande des industries pharmaceutiques. Dans un premier temps, nous avons élaboré un démonstrateur de laboratoire permettant de tester des puces en silicium et démontrer leur potentiel pour l’enregistrement des courants ioniques. N​ous avons ensuite procédé à l’amélioration de la sensibilité et des performances de la puce en optimisant l'interaction de la cellule avec les paramètres géométriques et physico-chimiques de la puce et en réduisant la capacité de la puce. Cette démarche a permis de concevoir une puce offrant 80 % de scellements exploitables et les validations électrophysiologiques présentées témoignent de la robustesse, de la fiabilité et de la sensibilité du système.

Jury :
Président : Franz Bruckert
Rapporteur : Loïc Auvray
Rapporteur : Philippe Renaud
Examinateur : Michel de Waard
Directeur de thèse : Michel Labeau
Co-directrice de thèse : Nathalie Picollet d’Hahan​

Mots clefs :
Patch-clamp planaire, puce silicium, interaction cellule/microtrou, étude mutliparamétrique, parallélisation, automatisation, canaux potassiques (IRK1, BK(Ca), hERG)

Télécharger la thèse.